Diseño e implementación de un sistema de sincronización GPS para la medición de la aceleración usando hardware programable

Resumen

Este trabajo presenta el diseño e implementación de un modelo en hardware programable para la sincronización entre una señal GPS como referencia, y una señal de reloj con una frecuencia de operación fija generada por el mismo diseño usando un lazo de seguimiento de fase digital DPLL (Digital Phase-Locked Loop), que permite la medición de la aceleración en tiempo real usando el acelerómetro ADLX355. Para realizar la sincronización y la medición de la aceleración en el sistema programable, se utilizan los lenguajes de descripción de hardware VHDL y Verilog. Los datos de aceleración del sensor ADLX355 se envían al sistema programable mediante el protocolo de comunicación I²C (Inter-Integrated Circuit). La transmisión de los datos de medición entre el sistema programable y el computador se realiza mediante una interfaz de comunicación UART (Universal Asynchronous Receiver-Transmitter). El diseño hardware se sintetizó en el dispositivo programable 10CL025YU256I7, verificando su funcionamiento en ModelSim y en la placa de desarrollo Intel® Cyclone 10LP. Los resultados de síntesis y desempeño muestran que la implementación diseñada es adecuada para aplicaciones de sistemas embebidos ya que tiene un alto rendimiento y una buena compensación entre el tiempo de cómputo y los recursos del área.